abarinov / Синтез цифровых интегральных схем
Форк 0
В избранное 0
CI/CD
Реестр контейнеров и пакетов
abarinov
Добавлены файлы LCD_TEST.sv, LCD_top.sv, ResetDelay.sv
2 месяца назад История
README.md
Описание
обучение
SystemVerilog
Readme
0 Форки
0 Звезд
0 Наблюдатели
Конвейеры
0 успешных
0 с ошибкой